基于ＤＳＰ　Ｂｕｉｌｄｅｒ的ＤＤＳ设计与实现

摘 要：DDS技术应用广泛，设计和实现DDS的方法有多种，随着EDA技术和FPGA器件的发展，应用FPGA实现DDS具有灵活性好、价格较低、研制周期短等优点。DSP Builder是Altera公司的系统级DSP开发软件，应用DSP Builder设计DDS，可根据DDS原理实现模块化设计，使设计更为直观和简化，结合Matlab软件的设计与调试功能，使系统仿真更为简便。将设计下载到硬件中运行，测试结果表明，应用DSP Builder设计DDS方案切实可行，输出波形频率范围较宽，波形稳定度和分辨率较高。

关键词：DDS；DSP Builder；Matlab仿真；测试

中图分类号：TN911 文献标识码：B 文章编号：1004373X(2008)1714803

Design and Implementation of DDS Based on DSP Builder

LUO Hanjun1,LIU Mingwei1,LING Yafeng2

(1.College of Physical,Hunan University of Science and Technology,Xiangtan,411201,China；

2.College of Opto-electric Science and Engineering,National University of Defence & Technology,Changsha,410073,China)

Abstract：DDS has extensive applications,there are many approaches of designing and implementing DDS,with developments of the EDA technology and FPGA device,it is more easy,flexible and speedy,if using FPGA for DDS′design and implementation.DSP Builder is an Altera Corporation′s system class DSP design software,utilizing it for DDS,it becomes more easy and intuitionistic when simulating the design because of using Matlab.By downloading the design into FPGA for working,testing results indicates:using DSP Builder for DDS design is feasible,output frequency is comparative broad,output wave stabilization and frequency resolution are comparative high.

Keywords：DDS;DSP Builder;Matlab simulation;testing

DDS(Direct Digital Synthesizer,直接数字合成器)是继直接频率合成技术和锁相环式频率合成技术之后的第三代频率合成技术，具有易于程控，相位连续，输出频率稳定度高，频率转换速度快和分辨率高等优点。在现代电子系统及设备的频率源设计中，DDS广泛用于接收机本振、信号发生器、仪器、跳频通信系统、雷达系统等，因此有多家器件公司先后推出了多种DDS专用电路芯片^［1,2］，如AD7008,AD9852,AD9955等，专用DDS芯片由于采用了特定工艺，其固定的控制方式使其在工作方式、频率控制等方面有时与实际系统的要求差距较大，并不能满足所有要求。DDS中几乎所有部件都属于数字信号处理器件，所有可采用FPGA器件实现，利用FPGA可以较好地设计出符合用户系统需要的DDS系统，较好地解决了专用DDS灵活性差的问题^［3-7］。本文应用模块化的设计方法，应用Altera公司的Cyclone器件和DSP Builder软件，设计出具有较高的频率分辨率和稳定性，能够实现频率及相位快速切换的DDS信号源。在DDS的FPGA设计中，将Matlab仿真与FPGA设计相结合，使FPGA的波形仿真较为直观，大大缩短了DDS设计和调试时间。

1 DDS原理

DDS结构见图1，由相位累加器、相位调制器、正弦ROM查找表、D/A构成^［1-7］。相位累加器是整个DDS的核心，它由一个累加器和一个N位相位寄存器组成，每来一个时钟脉冲，相位寄存器以相位步长M增加，相位寄存器的输出与相位控制字相加，完成相位累加运算，其结果作为正弦查找表的地址，正弦ROM查找表内部存有一个完整周期正弦波的数字幅度信息，每个查找表地址对应正弦波中0°~360°范围的一个相位点，查找表把输入的地址信息映射成正弦波幅度信号，通过D/A输出，经低通滤波器后，即可得一纯净的正弦波。输出频率为fout=M/2N·fc，其中fc是系统时钟，DDS的最小分辨率为Δfmin=fc/2N，所以只要累加器位数N足够大，就可得到所需的频率分辨率。由于DDS的最大输出频率受奈奎斯特抽样定理限制，最高输出频率为foutmax=fc/2，在实际应用中一般只达0.4·f。

图1 DDS原理结构图

2 利用DSP Builder设计DDS

DSP Builder是Altera公司的一款将MathWorks Matlab和Simulink系统级设计工具的算法开发、仿真和验证功能与VHDL综合、仿真和Altera开发工具整合在一起的设计软件，DSP Builder是Matlab的一个Simulink工具箱，用于图形化建模仿真，功能非常强大。

根据DDS原理建立图2的DDS模型，电路模块全部采用无符号数，频率字为32 b，相位字为16 b，分别控制输出正弦波的频率和相位变化。由AltBus、Parallel Adder Subtractor、Delay构成相位累加器，正弦查找表模块LUT计算式为：511*sin(［0:2*pi/(2^10):2*pi］)+512。在Simulink中仿真，仿真结果见图3，可见，DDS在频率字和相位字的控制下，可以得到标准正弦波输出^［4,7］。

图2 DDS系统模型图3 基本DDS系统仿真波形为便于在FPGA硬件平台上实现与测试DDS系统，将上述DDS系统模型生成一个子系统DDS_Subsystem，要注意将子系统的“Mask type”设置为“Subsystem AlteraBlockset”，并编写一个dds_test.vhd程序，将按键信号转化为频率字，并在数码管上显示。利用Altera工具箱中的SubsystemBuilder模块，生成dds_test模块，最后可实现硬件测试的DDS完整模型见图4。

图4 导入测试模块的DDS系统模型

3 DDS系统实现与测试

打开Signal Compiler模块将DDS系统模型文件转换为QuartusⅡ工程，然后启动QuartusⅡ工程，建立一顶层图，建立相关模块，最终设计见图5。其中锁相环PLL提供给DDS系统和片外D/A时钟，key［7..0］通过按键输入频率字，seg［7..0］和dig［7..0］控制数码管显示当前频率字，sinout［9..0］为10位波形数据输出，数据经D/A转换电路和低通滤波电路变换为模拟正弦信号输出，D/A使用TI公司的125 MSPS单路10 b器件THS5615A。工程采用Cyclone器件EP1C6Q240C8，整个工程资源使用率仅为6%，有效地降低了FPGA器件的占用面积。将工程下载到芯片中运行，用示波器测量4.8 MHz正弦波见图6。

图5 DDS系统顶层图图6 实测的4.8 MHz正弦波形实测的正弦波输出频率范围和幅度频率关系测试见表1，稳定度测试见表2。测量结果表明正弦波的频率输出范围可达1 kHz~15 MHz，步进可达1 Hz，稳定度通过频率稳定度计算公式|f－f0|f0×100%(式中f为平均频率，f0为标称频率)计算可达10－4水平^［5］。

表1 输出正弦波频率、幅度对应关系

频率幅度频率幅度频率幅度2 kHz820 MV150 kHz844 MV6 MHz266 MV5 kHz810 MV200 kHz800 MV9 MHz179 MV10 kHz800 MV500 kHz832 MV10 MHz150 MV20 kHz996 MV1 MHz824 MV12 MHz121 MV50 kHz1.00 V5 MHz314 MV15 MHz96 mV

表2 输出频率稳定度测试

标称频率实测频率一次二次三次平均频率频率

稳定度480 kHz480.0 kHz480.3 kHz480.1 kHz480.2 kHz0.000 421.2 MHz1.200 MHz1.202 MHz1.196 MHz1.199 3 MHz0.000 582.4 MHz2.407 MHz2.403 MHz2.397 MHz2.402 3 MHz0.000 964.8 MHz4.792 MHz4.801 MHz4.796 MHz4.796 3 MHz0.000 7712 MHz12.00 MHz11.93 MHz11.98 MHz11.97 MHz0.0025

4 结 语

本文介绍了一种利用DSP Builder的DDS实现方案，使用该方案设计思路简单、灵活实用，可根据需要改变ROM查找表波形数据即可方便地实现任意波形的输出，只要将此DDS系统稍加修改，即可方便地产生2FSK,2PSK等数字调制信号和扫频信号^［4,7］，采用具有相对独立功能的电路模块或子系统进行DDS设计，使DDS系统的实现在资源占用、时序等方面都得到了优化，同时所需的外围电路也较为简单，从测试的结果看，此DDS系统频谱较宽，分辨率和稳定度较高，具有良好的实用性和性价比。

参 考 文 献

［1］ 潘炳松，许明，潘锦.DDS芯片AD9852及其应用［J］.电子技术，2002(4):46-48.

［2］曾芳，李勇.基于DDS芯片AD9852的正弦信号发生器及其在通信中的应用［J］.电子测量技术，2007，30(9):150-152.

［3］陈风，波冒燕，李海鸿.基于FPGA的直接数字频率合成器的设计［J］.微计算机信息，2006(2)：189-190.

［4］赖昭胜，管立新.基于DSP Builder的DDS实现及其应用［J］.微计算机信息，2006(11Z)：186-188.

［5］李金晶，蔡雪君，李杰.基于软核Nios的宽谱正弦发生器设计..cn/education/univ/local/events/articles/march-01.pdf，2008.2.10.

［6］刘晨，王森章.直接数字频率合成器的设计及FPGA实现［J］.微电子与计算机，2004，21(5):63-65.

［7］王玉萍，付源.基于DSP Builder的DDS设计与应用［J］.煤炭技术，2006,25(4):26-28.

注：本文中所涉及到的图表、注解、公式等内容请以PDF格式阅读原文

推荐访问:设计 DSP Builder DDS